PLL: Yes, मुख्य उद्देश्य: Intel CPU Servers, इनपुट: LVTTL, Crystal, आउटपुट: HCSL, LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:23,
PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), SATA CPU, इनपुट: Clock, आउटपुट: HCSL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:4,
PLL: Yes, मुख्य उद्देश्य: Memory, DDR, SDRAM, इनपुट: Clock, आउटपुट: SSTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:4,
PLL: Yes, मुख्य उद्देश्य: Intel CPU Servers, इनपुट: LVTTL, Crystal, आउटपुट: HCSL, LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:21,
PLL: No, मुख्य उद्देश्य: Memory, DDR, इनपुट: Clock, आउटपुट: HCSL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:12,
PLL: Yes, मुख्य उद्देश्य: Intel CPU Servers, इनपुट: Crystal, आउटपुट: HCSL, LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:21,
PLL: Yes, मुख्य उद्देश्य: Memory, DDR, SDRAM, इनपुट: Clock, आउटपुट: SSTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:10,
PLL: Yes, मुख्य उद्देश्य: Intel CPU Servers, इनपुट: Crystal, आउटपुट: HCSL, LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:9,
