PLL: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: CML, CMOS, LVDS, LVPECL, आउटपुट: CMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:2,
PLL: Yes, मुख्य उद्देश्य: Stratum, इनपुट: Clock, आउटपुट: CMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:12,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Telecom, इनपुट: LVCMOS, आउटपुट: LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 6:3,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, Stratum, इनपुट: LVCMOS, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:13,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: Clock, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:12,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, Telecom, इनपुट: LVCMOS, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:12,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Fibre Channel, PCI Express (PCIe), SONET/SDH, इनपुट: LVCMOS, LVTTL, Crystal, आउटपुट: LVCMOS, LVDS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:10,
PLL: Yes, मुख्य उद्देश्य: Ethernet, PCI Express (PCIe), इनपुट: Clock, Crystal, आउटपुट: HCSL, LVCMOS, LVDS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:5,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Memory, PCI Express (PCIe), इनपुट: LVCMOS, LVTTL, Crystal, आउटपुट: LVCMOS, LVDS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:10,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: Clock, आउटपुट: HCSL, LVCMOS, LVDS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:20,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Fibre Channel, PCI Express (PCIe), SONET/SDH, इनपुट: LVCMOS, LVPECL, Crystal, आउटपुट: LVCMOS, LVDS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:10,
PLL: Yes, मुख्य उद्देश्य: 3G, Ethernet, SONET/SDH, इनपुट: LVCMOS, LVDS, LVPECL, आउटपुट: LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:2,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, Telecom, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 6:4,
PLL: Yes, मुख्य उद्देश्य: Fibre Channel, PCI Express (PCIe), SONET/SDH, इनपुट: Clock, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:6,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Stratum, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:8,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH/PDH, Telecom, इनपुट: LVCMOS, आउटपुट: LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:9,
PLL: Yes, मुख्य उद्देश्य: Ethernet, इनपुट: LVCMOS, Crystal, आउटपुट: LVCMOS, LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:8,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, Stratum, इनपुट: Clock, आउटपुट: CMOS, LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:12,
PLL: Yes, मुख्य उद्देश्य: Ethernet, इनपुट: LVCMOS, Crystal, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:4,
PLL: Yes, मुख्य उद्देश्य: Telecom, इनपुट: LVCMOS, Crystal, आउटपुट: LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:4,
PLL: Yes, मुख्य उद्देश्य: POTS Line Card, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:5,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Fibre Channel, इनपुट: LVCMOS, Crystal, आउटपुट: LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:3,
PLL: Yes, मुख्य उद्देश्य: 3G, Ethernet, SONET/SDH, इनपुट: LVCMOS, LVDS, LVPECL, आउटपुट: LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:2,