PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: CMOS, TTL, Crystal, आउटपुट: CML, CMOS, TTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:5,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Fibre Channel, SONET/SDH, Stratum, इनपुट: Clock, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:12,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:13,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: CMOS, आउटपुट: CML, CMOS, सर्किटहरूको संख्या: 2, अनुपात - इनपुट: आउटपुट: 3:3,
PLL: Yes, मुख्य उद्देश्य: Ethernet, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:8,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: Clock, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:12,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Fibre Channel, SONET/SDH, इनपुट: Clock, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:12,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: Clock, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:12,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: CMOS, आउटपुट: CML, CMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:3,
PLL: Yes, मुख्य उद्देश्य: Ethernet, Stratum, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:8,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH/PDH, Telecom, इनपुट: LVCMOS, आउटपुट: LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:9,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, Telecom, इनपुट: CMOS, TTL, आउटपुट: CML, CMOS, LVDS, LVPECL, TTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:4,
PLL: No, मुख्य उद्देश्य: Ethernet, Fibre Channel, Memory, PCI Express (PCIe), इनपुट: Clock, Crystal, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:11,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: CMOS, TTL, Crystal, आउटपुट: CML, CMOS, TTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:10,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Telecom, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:3,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:3,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, Telecom, इनपुट: CMOS, LVDS, LVPECL, TTL, आउटपुट: CMOS, LVDS, TTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 14:11,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: CMOS, Crystal, आउटपुट: CML, CMOS, सर्किटहरूको संख्या: 2, अनुपात - इनपुट: आउटपुट: 4:3,
PLL: Yes, मुख्य उद्देश्य: Fibre Channel, PCI Express (PCIe), SONET/SDH, इनपुट: Clock, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:6,
PLL: Yes, मुख्य उद्देश्य: 3G, Ethernet, SONET/SDH, इनपुट: LVCMOS, LVDS, LVPECL, आउटपुट: LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:2,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: Clock, आउटपुट: Clock, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 13:14,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, Telecom, इनपुट: CMOS, TTL, आउटपुट: CML, CMOS, LVDS, LVPECL, TTL, सर्किटहरूको संख्या: 2, अनुपात - इनपुट: आउटपुट: 4:8,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, Telecom, इनपुट: CMOS, LVDS, LVPECL, TTL, आउटपुट: CMOS, LVDS, LVPECL, TTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 8:7,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: Clock, आउटपुट: HCSL, LVCMOS, LVDS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:20,
PLL: No, मुख्य उद्देश्य: Ethernet, Fibre Channel, Memory, PCI Express (PCIe), इनपुट: Clock, Crystal, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:12,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, इनपुट: CMOS, Crystal, आउटपुट: CML, CMOS, सर्किटहरूको संख्या: 2, अनुपात - इनपुट: आउटपुट: 4:3,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, Telecom, इनपुट: LVCMOS, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:12,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, Stratum, इनपुट: LVCMOS, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 11:13,
PLL: Yes, मुख्य उद्देश्य: SONET/SDH, Telecom, इनपुट: LVCMOS, आउटपुट: LVCMOS, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 6:5,