PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), Clock Generator, आउटपुट: HCSL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 0:2,
PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), Clock Generator, आउटपुट: HCSL, LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 0:2,
PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), Clock Generator, आउटपुट: HCSL, LVCMOS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 0:2,
PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), Clock Generator, आउटपुट: HCSL, LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 0:2,
PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), Clock Generator, इनपुट: HCSL, आउटपुट: HCSL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 0:2,