PLL: Yes, मुख्य उद्देश्य: Cavium Processor, इनपुट: LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Crystal, आउटपुट: LVCMOS, LVPECL, LVTTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:7,
PLL: Yes, मुख्य उद्देश्य: SAS, SAS-2, SATA CPU, इनपुट: Crystal, आउटपुट: LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:1,
PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: Crystal, आउटपुट: LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:4,
PLL: Yes, मुख्य उद्देश्य: SAS, SAS-2, SATA CPU, इनपुट: Crystal, आउटपुट: LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
PLL: Yes, मुख्य उद्देश्य: Cavium Processor, इनपुट: LVCMOS, LVDS, LVPECL, LVTTL, SSTL, Crystal, आउटपुट: LVCMOS, LVDS, LVTTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:10,
PLL: Yes, मुख्य उद्देश्य: Wireless Infrastructure Application, इनपुट: LVDS, LVHSTL, LVPECL, Crystal, आउटपुट: LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:9,
PLL: Yes, मुख्य उद्देश्य: Video, इनपुट: LVCMOS, LVTTL, आउटपुट: LVCMOS, LVTTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:1,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, PECL, आउटपुट: CMOS, LVDS, PECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 3:2,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, PECL, आउटपुट: CMOS, LVDS, PECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 5:5,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, PECL, आउटपुट: CMOS, LVDS, PECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 14:9,
PLL: Yes, मुख्य उद्देश्य: Stratum,
PLL: No, मुख्य उद्देश्य: Ethernet, SONET/SDH, इनपुट: Clock, Crystal, आउटपुट: LVDS, LVPECL,
PLL: Yes, मुख्य उद्देश्य: Ethernet, इनपुट: Crystal, आउटपुट: HSTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:1,
PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, SSTL, आउटपुट: LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:3,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, इनपुट: CMOS, LVDS, PECL, आउटपुट: CMOS, LVDS, PECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 4:2,
PLL: Yes, मुख्य उद्देश्य: Ethernet, SONET/SDH, Stratum, T1/E1/OC3, इनपुट: Clock, आउटपुट: CMOS, LVDS, TTL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 2:12,
PLL: Yes, मुख्य उद्देश्य: PCI Express (PCIe), इनपुट: HCSL, LVDS, LVHSTL, LVPECL, SSTL, आउटपुट: LVDS, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:4,
PLL: Yes, मुख्य उद्देश्य: STM-1, STM-4, इनपुट: LVPECL, आउटपुट: LVPECL, सर्किटहरूको संख्या: 1, अनुपात - इनपुट: आउटपुट: 1:2,
